新闻中心
你的位置:主页 > 新闻中心 >

本设计提出了Replica的共模反馈方式

作者:银河总站 发布时间:2021-01-28 05:14 点击:

  :提出一种基于TSMC40LP工艺的输入信号缓冲器,用于12 bit 4 GSPS ADC的缓冲器设计。本缓冲器采用开环源随器结构,由于工艺角和温度变化,开环结构的缓冲器的输出共模将会漂移,导致比较器的输入共模发生漂移,使得比较器的比较结果发生错误。采用Replica共模反馈的方式为主缓冲器提供共模,实现缓冲器的输出共模的稳定,避免比较器因为共模变化而工作不正常。为了达到线性度的要求,通过叠层源随器和电容,将输入信号耦合到源随器的漏端,避免了短沟道器件的沟调效应。源随器采用深N阱器件,消除了衬底偏置效应。本

  作者胡远冰 电子科技大学 微电子与固体电子学院(四川 成都 610054)

  摘要:提出一种基于TSMC40LP工艺的输入信号缓冲器,用于12 bit 4 GSPS ADC的缓冲器设计。本缓冲器采用开环源随器结构,由于工艺角和温度变化,开环结构的缓冲器的输出共模将会漂移,导致比较器的输入共模发生漂移,使得比较器的比较结果发生错误。采用Replica共模反馈的方式为主缓冲器提供共模,实现缓冲器的输出共模的稳定,避免比较器因为共模变化而工作不正常。为了达到线性度的要求,通过叠层源随器和电容,将输入信号耦合到源随器的漏端,避免了短沟道器件的沟调效应。源随器采用深N阱器件,消除了衬底偏置效应。本源随器提供强大的输入信号驱动,避免多通道ADC交织时,相互之间的影响。同时驱动大的电容负载,并提供高质量的输入信号。后仿真得到源随器的最小带宽为9.7 GHz,在1 pF负载,500 MHz,800 mVpp输入信号时,SFDR为79.86 dB,满足12 bit 4 GSPS ADC的要求。

  输入信号缓冲器,可以采用闭环单位增益运放的方式实现,这也是最为常见的方式。对于低速ADC而言,可以不用缓冲器,或者闭环运放的方式,而超高速ADC而言,如果不采用缓冲器,通常封装的寄生电感会使得输入信号质量变差。高速高带宽应用的闭环运放稳定性是很难保证的。缓冲器将提供强大的输入信号驱动,避免多通道ADC交织时,相互之间的影响。同时驱动大的电容负载,并提供高质量的输入信号。因此对于超高速ADC而言,输入信号缓冲器是至关重要的模块之一。源随器作为ADC的缓冲器,其输出阻抗低,结合ADC的采样电容,可以达到宽带的目的。

  图1为单管源随器电路及其小信号等效电路,通过小信号等效模型可以计算出输入输出增益和输出阻抗。从其表达式也可以看出,输入输出增益近似为单位增益,输出阻抗小,但是输入输出的线性度沟道调制效应、衬偏效应(深N阱工艺不受影响)的影响,使得输入输出线性度在高频时迅速变差。

  由于MOS管的跨导较小,单管源随器的输出阻抗较大,要实现大带宽较为困难,需要较大的功耗。为了进一步减小输出阻抗,采用负反馈方式的超级源随器,以输出阻抗减小环路增益的倍数。超级源随器及其小信号等效电路[2],如图2所示。

  当输入信号保持不变时,输出减小,使得NM1的漏端也减小,PM1的栅源电压增大,流过PM1的电流变大,使得输出电压增大,实现电压负反馈,达到稳定输出的目的。根据KCL方程可以得到超级源随器的增益和输出阻抗的表达式:其中rno与rpo分别为NM1与PM1的输出阻抗;r1与r2为电流源的输出电阻。

  假设电流源是理想电流源,与单管源随器相比具有更大的增益,更小的输出阻抗。但是超级源随器仍然存在沟调效应和衬偏效应非理想因素的影响,导致高频输出信号的线性度变差。调研发现,有不少的文章都在致力于解决上述源随器存在的非理想效应[3-6],但是效果不是很理想,不能应用于超高速ADC。

  通过上述的分析,传统的源随器与超级源随器结构均存在沟道调制效应衬底偏置效应,会影响高速ADC输入信号的线性度,恶化ADC的性能[7]。基于调研分析,采用一种解决沟道调制效应衬底偏置效应的源随器结构[3-4],同时能够满足超高速ADC的线为本设计采用的适用于超高速ADC输入信号缓冲器的基本电路结构。NM1、NM2、NM3、NM4构成源随器的主要输入对管。R1、C1解决高频输入时的源随器线为终端电阻,其共模电压由共模反馈部分提供。NM5、NM6、NM7、NM8和Amp构成共模反馈。

  本设计所采用的源随器电路解决了传统源随器存在的非理想因素。NM1、NM2、NM3、NM4均为深N阱器件,在设计时不用考虑衬底偏置效应的影响。通过C1、NM3、NM4将输入信号耦合到节点NA、NB,使得NM1、NM2的漏源电压变化减小,减小了沟调效应的影响,提高线性度。传统的设计是不含共模反馈的,对于超高速ADC应用的缓冲器设计共模反馈需要很高的带宽,在稳定性方面是很难保证的,而且功耗非常大。为了克服输出输共模随温度和工艺的变化,提出了共模反馈的解决方案,为了满足超高速ADC的应用,本设计提出了Replica的共模反馈方式,给主源随器提供共模电压,将源随器按比例复制用于共模反馈,那么共模反馈部分工作在DC状态,稳定性可以很好地得到满足,功耗也较低。通过共模反馈的使用,解决了因为工艺角和温度变化使得输出共模变化的问题,保证后续比较器能够正常工作。

  考虑工艺角和温度变化对带宽的影响,取BW=7 GHz。但实际的时钟包含上升沿、下降沿以及非交叠时间,建立时间不会达到一个周期,所以建立时间会比一个时钟周期要短,因此在设计时取带宽BW=10 GHz。

  完成源随器设计后,源随器负载电容为1.5 pF,200 mV的正弦输入信号通过4.7 μF电容交流耦合进入源随器。图4为Buffer各个Corner下的带宽前仿线 GHz)。

  对源随器的输出进行FFT分析,得到不同工艺角下源随器输出的线性度(SFDR),如表1所示。

  前仿真可以看到,本次设计缓冲器,在低频的线 GHz输入信号时,线 GSPS ADC的应用要求。

  在该源随器经过前仿真验证后,充分考虑匹配和减小寄生,进行版图实现,进行寄生参数提取,完成后仿线为TT Corner下源随器输出信号在不同输入信号频率时,输出信号的频谱,从中可以得到SFDR参数,不同Corner的统计结果如表2所示,与前仿真相比,后仿真线性度有一定的减小,最小带宽大于9.6 GHz。均满足12 bit 4 GSPS ADC的要求。

  本次设计所提出的源随器结构,适用于超高速ADC的输入信号缓冲器,解决了传统缓冲器存在的沟调效应和衬偏效应。提出了Replica的共模反馈方式,为缓冲器提供共模,解决了ADC缓冲器的输出共模在工艺角和温度变化后发生漂移的问题。仿真验证得到源随器的低频线 dB以上,奈奎斯特频率输入的线 GSPS ADC设计需要。

  本文来源于《电子产品世界》2018年第6期第55页,欢迎您写论文时引用,并注明出处。

银河总站